AMBA 总线桥（Crossbar）架构设计报告

1. 设计范围与假设

本方案把 AXI4、AHB、APB、ACE 四类 AMBA 外部协议统一收敛到一套内部协议 CIP（Common Internal Protocol）。外部协议只在 IB/TB 边界出现；RT、CA、WA、PD 的数据面均只识别 CIP。这样可以把协议转换复杂度、互连复杂度和物理域适配复杂度分别收敛。

2. 总体架构

2.1 数据方向

2.2 六大类模块职责

3. CIP 内部协议规划

CIP 应被定义为 AXI4/ACE 能力的内部超集。AXI4/AHB/APB 都可以映射到 CIP 的普通读写 profile；ACE 额外启用 snoop、barrier、DVM、shareability 与 cache maintenance 属性。

3.1 通道列表

3.2 握手规则

3.3 地址类 payload 建议

typedef struct packed {
    logic [SRC_W-1:0]      src_id;        // IB 入口编号
    logic [DST_W-1:0]      dst_id;        // RT 解码后的 TB 编号
    logic [CIP_ID_W-1:0]   txn_id;        // 内部全局唯一事务 ID
    logic [EXT_ID_W-1:0]   ext_id;        // 原外部协议 ID；APB/AHB 可由 IB 生成伪 ID
    logic [ADDR_W-1:0]     addr;

    logic [7:0]            len;           // beats - 1，兼容 AXI4 256 beat
    logic [2:0]            size;          // bytes_per_beat = 2^size
    logic [1:0]            burst;         // FIXED / INCR / WRAP
    logic                  is_write;

    logic [3:0]            qos;
    logic [3:0]            region;
    logic [2:0]            prot;
    logic [3:0]            cache;
    logic [1:0]            domain;        // non-shareable / inner / outer / system
    logic [1:0]            order_domain;  // relaxed / device / barrier / coherent
    logic                  exclusive;
    logic                  locked;
    logic [ATOP_W-1:0]     atomic_op;     // 可选扩展
    logic [COH_W-1:0]      coh_op;        // ACE/DVM/cache maintenance 操作
    logic [USER_W-1:0]     user;
} cip_addr_t;

3.4 数据与响应 payload 建议

typedef enum logic [2:0] {
    CIP_RESP_OKAY   = 3'd0,
    CIP_RESP_EXOKAY = 3'd1,
    CIP_RESP_SLVERR = 3'd2,
    CIP_RESP_DECERR = 3'd3,
    CIP_RESP_PWRERR = 3'd4,
    CIP_RESP_TIMEOUT= 3'd5
} cip_resp_e;

typedef struct packed {
    logic [CIP_ID_W-1:0]       txn_id;
    logic [CIP_DATA_W-1:0]     data;
    logic [CIP_DATA_W/8-1:0]   strb;
    logic                      last;
    cip_resp_e                 resp;
    logic [USER_W-1:0]         user;
} cip_data_t;

3.5 外部协议到 CIP profile

4. IB 内部架构

4.1 IB 子模块划分

4.2 各协议入口处理

5. TB 内部架构

5.1 TB 子模块划分

5.2 TB 协议输出策略

6. RT / Crossbar 架构

6.1 RT 数据面

6.2 地址表与权限结构

typedef struct packed {
    logic [ADDR_W-1:0] base;
    logic [ADDR_W-1:0] mask;
    logic [DST_W-1:0]  dst_id;
    logic              valid;

    logic              secure_only;
    logic              privileged_only;
    logic              executable;
    logic              cacheable_allowed;
    logic              coherent_allowed;

    logic [PWR_W-1:0]  pwr_domain;
    logic              wake_on_access;
    logic [3:0]        default_qos;
} cip_addr_region_t;

6.3 仲裁建议

6.4 顺序约束

7. ACE 一致性子层

7.1 两种 ACE 模式

7.2 必备缓冲与死锁隔离

• CIP_AC、CIP_CR、CIP_CD 不能与普通 AW/W/AR/R/B 共用会产生 head-of-line blocking 的单一队列。
• CR/CD aggregation 需要能处理“有数据响应”和“无数据响应”的不同完成条件。
• DVM 和 barrier 需要全局完成计数，不允许被普通事务绕过。
• ACE agent 掉电前必须通过 PD 与 RT.COH 协商，保证没有未完成 snoop。

8. CA 异步桥

8.1 设计要点

9. WA 位宽转换

9.1 转换策略

9.2 禁止跨越规则

10. PD 电源/复位域管理

10.1 状态机

10.2 访问掉电目标的策略

11. 跨模块机制

11.1 ID / Route / Scoreboard

推荐内部 ID 采用 {src_id, ext_id, local_seq} 形式。src_id 负责返回路径，ext_id 负责恢复外部协议 ID，local_seq 避免同一外部 ID 多 outstanding 时内部冲突。RT 和 TB 均需要对异常路径释放 scoreboard，包括 decode error、timeout、power error、exclusive fail。

11.2 错误响应映射

11.3 死锁规避规则

• request path 与 response path 独立缓冲，response 不应被 request 永久阻塞。
• ACE AC/CR/CD 必须有独立 credit，不与普通读写共用单点阻塞队列。
• WA 拆分事务前必须确保子事务响应空间，不允许发出无法回收的子事务。
• PD quiesce 后不再接收新事务，并确保所有 CA/WA/RT slice 都能上报 idle。
• RT arbitration 必须具备 anti-starvation，不能让低优先级端口永远得不到服务。
• 所有 ID remap/free-list 在错误、reset、timeout 路径必须可恢复。

12. 参数化与接口

12.1 顶层参数建议

12.2 CIP 通道接口模板

interface cip_chan_if #(parameter type PAYLOAD_T = logic[31:0]) (
    input logic clk,
    input logic rst_n
);
    logic     valid;
    logic     ready;
    PAYLOAD_T payload;

    modport source (input ready, output valid, output payload);
    modport sink   (output ready, input valid, input payload);
endinterface

13. 验证与落地路线

13.1 分阶段实现

13.2 验证清单

13.3 建议优先级

14. 参考资料

1. Arm AMBA Specifications：AMBA 规范集合和协议列表。https://www.arm.com/architecture/system-architectures/amba/amba-specifications
2. Arm AMBA AXI Protocol Specification：AXI 面向高性能、高频率系统设计，定义五个独立事务通道。https://developer.arm.com/documentation/ihi0022/l/
3. Arm AMBA 4 AXI and ACE：ACE 在 AXI 基础上增加一致性相关通道、barrier 和 DVM；AXI4 支持更长 burst、QoS、region 等能力。https://www.arm.com/architecture/system-architectures/amba/amba-4
4. Arm AMBA Low Power Interface：Q-Channel/P-Channel 类型接口用于控制设备 clock/power 状态。https://developer.arm.com/documentation/ihi0068/d/